
MAX19515
Dual-Channel, 10-Bit, 65Msps ADC
______________________________________________________________________________________ 27
SYNCIN
SYNCIN
2x INPUT CLK
4x INPUT CLK
1x DIVIDED CLK
(STATE)
1x DIVIDED CLK
(STATE)
t
SUV
= SET-UP TIME FOR VALID CLOCK EDGE.
t
HO
= HOLD-OFF TIME FOR INVALID CLOCK EDGE.
DIVIDE-BY-2 EDGE SYNCRONIZATION
t
HO
t
SUV
t
HO
t
SUV
1234
1234
(1) (0) (1) (0) (1) (0) (1) (0) (1)(1) (0)(1) (0)
FORCE TO 0
FORCE TO 0
(1) (0) (1) (0) (1) (0) (1) (0) (1) (0) (1)(0)(0)
DIVIDE-BY-4 EDGE SYNCHRONIZATION
5
(0) (1) (2) (3)(0) (1) (2) (3) (0) (1) (2) (3) (0) (1)
(0) (1) (2) (3) (0) (1) (2) (3) (0) (1)(1) (2) (3) (0)
(0) (1) (2) (3) (0) (1) (2) (3) (0) (1)(2) (3) (0) (1)
(0) (1) (2) (3) (0) (1) (2) (3) (0) (1)(3) (0) (1) (2)
Figure 12. Edge Synchronization Mode
Comentários a estes Manuais